engineer

Курс повышения квалификации объемом: 24 ак. часов

 

Паспорт курса

head calendar wallet contract

ФОРМА ОБУЧЕНИЯ
Очная/
дистанционная

НАЧАЛО ЗАНЯТИЙ
Очная форма:
по запросу

СТОИМОСТЬ ОБУЧЕНИЯ
Очная форма:
15 000 рублей/
8 500 рублей

ВЫДАВАЕМЫЙ ДОКУМЕНТ
Удостоверение о повышении квалификации.

perepelica_course Руководитель курса: Перепелица Филипп Александрович
Учебный корпус: Санкт-Петербург, ул. Гастелло 12, М. «Парк Победы».
Выпускающая кафедра: Международный образовательный научный центр Autodesk ИТМО 
Контакты: 
+7(812) 373-10-07, dpo@limtu.ru, cpe.ifmo.ru

 

Описание курса

АННОТАЦИЯ КУРСА

Курс дает базовые знания и навыки разработки проектов на ПЛИС фирмы Intel FPGA (ранее Altera) с использованием среды разработки Quartus Prime.

РЕЖИМ ЗАНЯТИЙ

  • Очное обучение проходит по расписанию 10.00 – 17.00,
    дистанционное обучение — по индивидуальному календарному плану.

МЕСТО ПРОВЕДЕНИЯ

  • Новоизмайловский пр., 34к3.

КАТЕГОРИЯ СЛУШАТЕЛЕЙ

  • Курс рассчитан на лиц с техническим высшим или незаконченным высшим образованием.

ТРЕБОВАНИЯ К НАЧАЛЬНЫМ ЗНАНИЯМ

  • Уверенный пользователь ПК.
    Знание основ цифровой схемотехники.

 

ПРОГРАММА КУРСА
Что такое ПЛИС. Структура ПЛИС фирмы Intel
Рассказывается о том, что такое ПЛИС, в чем их отличия от других программируемых электронных компонентов, какие типы ПЛИС существуют. Рассматривается структура ПЛИС на примере продукции фирмы Intel FPGA (ранее Altera).
Знакомство со средой проектирования Quartus Prime
Демонстрируется интерфейс среды Quartus Prime. Описывается процесс создания нового проекта.
Методология проектирования в среде Quartus Prime
Рассматриваются этапы компиляции проекта в среде Quartus Prime. Слушатели знакомятся с процессами сборки и синтеза проекта.
Знакомство с языком описания аппаратуры VHDL/ Verilog
Рассматриваются основы языка VHDL/Verilog, синтаксис, базовые конструкции.
Моделирование проекта с использованием инструмента Modelsim
Рассматривается инструмент для симуляции логических схем Modelsim. Демонстрируется процесс моделирования проекта.
Основы синхронного дизайна в ПЛИС
Рассматриваются методы построения синхронного дизайна на ПЛИС. Рассказываются основы временного анализа проекта.
Реализация конечного автомата. Инструмент State Machine Viewer
Создание конечного автомата с использованием языка VHDL/Verilog, использование State Machine Viewer для его быстрой верификации.
Отладка проекта с использованием инструмента SignalTap II
Рассматриваются способы отладки проекта. Демонстрируется инструмент SignalTap II.
Основы временного анализа. Инструмент TimeQuest Timing Analyzer
Рассматриваются способы временного анализа проекта с использованием инструмента TimeQuest Timing Analyzer.

Преподаватели курса

ПРЕПОДАВАТЕЛИ КУРСА

don't photo

Дейнека Иван Геннадьевич

к.т.н. , нач. лаб. «Моделирования и Программирования»

don't photo

Шуклин Филипп Александрович

инженер кафедры световодной фотоники

don't photo

Никифоровский Данила Алексеевич

инженер кафедры световодной фотоники

don't photo

Смирнов Даниил Сергеевич

инженер кафедры световодной фотоники

Есть вопросы по обучению?

Мы ответим оперативно с 9.00 до 18.00 в будние дни